19 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-229952

(i)Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月8日

H 01 L G 01 R 21/66 31/26 29/78 H 01 L

7168-5F - 7359 – 2G 8422 – 5 F

審査請求 未請求 発明の数 2 (全4頁)

図発明の名称

MIS型半導体集積回路装置

②特 額 昭61-72855

學出 願 昭61(1986)3月31日

⑦発 明 松 木 宏 司

川崎市幸区堀川町72番地 株式会社東芝堀川町工場内

创出 顖 株式会社東芝 人

川崎市幸区堀川町72番地

個代 理 弁理士 鈴江 武彦 外2名

> 明 細

1. 発明の名称

MIS型半導体集積回路装置

2. 特許請求の範囲

(1)チップ上の空き領域あるいはスクライ フライン上の少なくともいずれか一方に、チャネ ル幅とチャネル長との比が、ドレイン・ソース間 に所定の電圧を印加した時に1 μAのドレイン・ ソース間電流が流れる時のゲート・ソース間電圧 と、ドレイン・ソース間に所定の電圧を印加した 時のゲート・ソース間電圧とドレイン・ソース間 電流の平方根とから外挿したスレッショールド雷 圧とが等しくなるように設定されたモニタトラン ジスタを設けたことを特徴とするMIS型半導体 集積回路装置。

(2)チップ上の空き領域あるいはスクライ プライン上の少なくともいずれかっ方に、第1の パッドと第2のパッド間に接続されゲートが第3 のパッドに接続されるNチャネル型のMOSトラ ンジスタと、第4のパッドと上記第2のパッド間

に接続されゲートが上記第3のパッドに接続され るPチャネル型のMOSトランジスタとから成る モニタ回路を設け、上記各MOSトランジスタの ャネル幅とチャネル長との比はそれぞれ、ドレ イン・ソース間に所定の電圧を印加した時に 1μΑのドレイン・ソース間電流が流れる時のゲ ート・ソース間電圧と、ドレイン・ソース間に所 定の電圧を印加した時のゲート・ソース間電圧と ドレイン・ソース間電流の平方根とから外褌した スレッショールド電圧とが等しくなるように設定 されていることを特徴とするMIS型半導体集積 回路装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、MIS(金属-絶縁物-半導体) 型半導体集積回路装置に関するもので、特に、ス レッショールド電圧の検査用のモニタトランジス 夕に係わる。

(従来の技術)

一般に、MIS型の半導体集積回路装置にあ っては、CMOS型にせよNMOS型にせよ、第 2図に示すように同一チップ 15上の空き領域、も しくはスクライブライン16上の少なくとも一方に、 製造工程の検査を行なうためのモニタトランジス タ 17, 181 , 182 を必ず設けている。このモニタ トランジスタ17, 18: , 182 は、主にスレッショ ールド電圧Vthの検査のために用いられるもので、 所定の製造プロセスを軽て完成された半導体集積 回路装置が意図した(設計時に設定した)スレッ ショールド電圧Vthになっているか否かを確める ために使用される。上記スレッショールド電圧 V thの検査は、通常第3図に示すように、例えば Nチャネル型のMOSトランジスタの場合、ドレ イン・ソース間電圧 V o B = 5 V で、ドレイン・ ソース間に1μAのドレイン・ソース間電流 Ios が流れる時のゲート・ソース間電圧 V c s で求められる。

このようなスレッショールド電圧の測定は、カープトレーサにより簡単に求まるため、完成され

ールド電圧 V thは、トランジスタのW/しの違いが、 Voss - Vlosのデータの傾斜の違いとなって現われるが、外挿点はほぼ同じとなる。従って、トランジスタのW/しの違いでスレッショールド電圧 V thが変化しない。

このように、製造プロセス技術者が使用するスレッショールド電圧(1 A A V th)と、設計技術者が使用するスレッショールド電圧(外押 V th)とが異なっているため、 V thマージンの認識をする際に混乱を招く欠点がある。

(発明が解決しようとする問題点)

上述した如く、従来のMIS型半導体集積回路装置にあっては、製造プロセス技術者が使用するスレッショールド電圧(1 4 A V th)と、設計技術者が使用するスレッショールド電圧(外挿V th)とが異なっており、V thマージンの議論をする場合に混乱を招く欠点があった。

従って、この発明の目的は、1μΑVthと外が Vthとを同じ値に出来るモニタトランジスタを備 えたMIS型半導体集積回路装置を提供すること

これに対し、設計時点においては、上述したスレッショールド電圧(14AVth)は用いず、トランジスタのW/Lによらない外揮Vthを用いン・スの外揮Vthは、第4図に示すようにドレイーをは、ソース間電圧Vossー5Vで、ゲート・ソース間電圧Vossとドレイン・ソース間電圧Vossとドレイン・カールド電圧Vossを外揮し、マロをはないでである。この定義におけるスレッショーをはなるとである。この定義におけるスレッショールをはなるとである。この定義におけるスレッショールド電圧ソっち

にある。

[発明の構成]

(実施例)

以下、この発明の一実施例について図面を参照して説明する。第1図は、モニタ回路の構成例を示すもので、パッド11とパッド12間にはNチャネル型のMOSトランジスタQ1のドレイン、ソースがそれぞれ接続され、パッド13と上記パッド12間にはPチャネル型のMOSトランジスタQ2

特開昭 62-229952 (3)

のドレイン・ソースがそれぞれ接続される。そして、上記各MOSトランジスタQ1. Q2 のゲートにはそれぞれ、パッド14が接続されて成る。このモニタ回路は、前記第2図に示したように、チップ15上の空き領域、もしくはスクライブライン16上の少なくとも一方に設けられる。

いて説明するための図、第4図は外挿Vthの定義について説明するための図である。

る。

11~14… パッド、 Q 1 , Q 2 … モニタトランジスタ、15… チップ、16… スクライブライン、17. 181 , 182 … モニタトランジスタ, モニタ回路。

出願人代理人 弁理士 鈴江武彦

このような構成によれば、製造技術者側で容易に測定できる1μΑV thと設計技術者が使用する外挿V thとを等しくできるので、製品のV thマージン等を認論する際に両者の定義するV thの変換が不要となり、混乱を招くことがない。


なお、上記実施例では、MIS型半導体集積回路装置がCMOS型の場合について説明したが、 同様にしてNMOS型のものにも適用が可能なのはもちろんである。


[発明の効果]

以上説明したようにこの発明によれば、 1 M A V thと外揮 V thとを同じ値に出来るモニタトランジスタを備えたM I S 型半導体集積回路装置が得られる。

4. 図面の簡単な説明


第1図はこの発明の一実施例に係わるM!S型半導体築積回路装置におけるモニタ回路の構成例について説明するための図、第2図はモニタトランジスタおよびモニタ回路の配置例について説明するための図、第3図は1μAVthの定義につ





a: 2 🗷

特開昭62-229952 (4)





JP62229952

Biblio Page 1 Drawing:

















MIS TYPE SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP62229952

Publication date:

1987-10-08

Inventor(s):

MATSUKI KOJI

Applicant(s):

TOSHIBA CORP

Requested Patent:

☐ <u>JP62229952</u>

Application Number: JP19860072855 19860331

Priority Number(s):

IPC Classification:

H01L21/66; G01R31/26; H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE:To obtain the MIS type semiconductor integrated circuit device provided with a monitoring transistor with which an ImuAVth and an externally inserted Vth can be made to have an equal value by a method wherein the monitoring transistor, on which the ratio of the width and length of a channel is set in such a manner that the voltage (1muAVth) between a gate and a source will be made equal to the threshold voltage (externally inserted Vth), is provided.

CONSTITUTION: The drain and source of an MOS transistor Q1 are connected to the drain and source of a P-channel type MOS transistor Q2, and a pad 14 is connected to these gates respectively. The W/L of the N-channel type MOS transistor Q1 is set at 40/4, for example, and the W/L of the above- mentioned P-channel type MOS transistor Q2 is set at 20/4, for example. In other words, the size of said transistors is set corresponding to the ratio of the (gm) of the N-cannel type MOS transistor Q1 and the (gm) of the P-channel. type MOS transistor Q2. As a result, the 1muAVth and the externally inserted Vth are made equal.

Data supplied from the esp@cenet database - I2